Процесори та їх архітектура

Тут схований ключ! Якщо ви вже знайшли все, можете йти далі.

Хто він такий? Соромно його не знати, завдяки ньому ми маємо майбутні процесори: Intel Core, AMD Ryzen.

Перший процесор Intel/4004 був створений у 1971 році командою на чолі з талановитим винахідником, доктором Тедом Хофф. Спочатку процесор 4004 призначався для мікрокалькуляторів і був виготовлений на замовлення однієї японської фірми. Але фірма збанкрутувала і в результаті розробка перейшла у власність фірми Intel 3 цього моменту і почалася епоха персональних комп'ютерів.

МІКРОПРОЦЕСОРОМ (МП) називають процесор, складові частини якого мінітюаризовані і розміщені в одній або де-кільках мікросхемах.

Процесор включає слідуючі важливі пристрої, які знаходяться на його кристалі:

Власне, процесор, головний обчислювальний пристрій, що складається з мільйонів логічних елементів — транзисторів;

Співпроцесор — спеціальний блок для операцій з «плаваючою комою», який застосовується для особливо точних і складних розрахунків, а також для роботи з рядом графічних програм;

Кеш-пам'ять першого рівня — невелика (кілька десятків кілобайт) надшвидка пам'ять, призначена для зберігання проміжних результатів обчислень;

Кеш-пам'ять другого рівня — ця пам'ять трохи повільніша, зате більша по ємності і має від 128 Кбайт до 2048 Кбайт.

Тут ховається підказка! Який об'єм кешу другого рівня ми мали в процесорах? Починаеться від 128 Кбайт й до..

Під кружкою щось є... Які найголовніші інструкції були в процессорі?

Як позначається частота процесору, з якою він роботає?

Тут немає нічого цінного, нажаль. Є тільки зображення якогось вченного.

Невдалі розробки процесорів, їх тут багато..

Ось, це майбутні розробки процесорів! Надіюсь вони не будуть в тому смітнику.

В столі ми бачимо що найрозповсюджені процесори це: Intel та AMD.

Начебто на бумазі щось написанно.. Ех, нічого не розібрати, мабуть це нам не потрібно.

Ось це так, здається тут нічого немає! Але мабуть щось є на звороті?

А на звороті ми бачимо людину, дуже цікаво, хто це?

Мабуть це логотип компанії AMD.

Це конкурент компанії Intel. Хтось полюбляє його більше, хтось менше, але можна сказати одне, в 2016 році - це топ за свої гроші :)

Ох, а це ж Intel, перша компані в світі яка почала робити процессори для ПК.

Про неї можна багато говорити, але саме головне то, що Xeon'и в них дуже топові за свою ціну, особливо на ринку Aliexpress.

Коефіцієнтом множення процесора називають число, на яке множиться частота системної шини, в результаті чого виходить робоча частота процесора.

Заблокований коефіцієнт означає, що процесор буде множити системну шину завжди на одну і ту саму цифру. Тобто розгін без збільшення частоти шини для такого процесора неможливий. У процесорів ATHLON коефіцієнт можна розблокувати кількома способами — з'єднанням контактних містків на процесорі або «ПРОЦЕСОРНИХ НІЖОК», а в деяких випадках він на початку не заблокований. У всіх (за рідкісним винятком) процесорів INTEL, які зараз є у продажу, коефіцієнт заблокований і розблокуванню не піддається.

Швидкістю роботи процесора називають його тактову частоту, яка вимірюється в мегагерцах і показує, скільки інструкцій здатний виконати процесор протягом секунди.

Тактова частота позначається цифрою в назві процесора (наприклад, PENTIUM 4-2400, тобто процесор покоління PENTIUM 4 з тактовою частотою 2400 мГц або 2.4 гГц).

Для поліпшення показників швидкості при виконанні операцій з плаваючою комою, використовується спеціальний пристрій — математичний співпроцесор. Ця інтегральна схема, що працює у взаємодії з центральним процесором, призначена тільки для виконання математичних операцій. У неї немає потреби, якщо робота на комп'ютері виконується з базами даних або звичайними текстовими редакторами. Але якщо йде робота з електронними таблицями, тривимірною графікою, видавничими пакетами, спеціальними програмами з математичного моделювання, то відсутність математичного співпроцесора істотно знижує продуктивність комп'ютера. Тому всі процесори фірми INTEL, починаючи з 486, мають вбудовані співпроцесори, що помітно підвищує їх продуктивність.

Додаткові набори інструкцій процесора. До них відноситься: ММХ, 3DNow!, SSE. Вони застосовуються в сучасних процесорах і здатні значно прискорити їх роботу, за умови підтримки цих наборів з боку програми. Всі традиційні сучасні процесори підтримують набір інструкцій ММХ, який розшифровується як MULTI MEDIA EXTENSIONS (мультимедійні розширення). Він створив додаткові можливості, орієнтовані на опрацювання цифрового зображення і звуку. В основі технології лежить концепція (архітектура) SJMD (SINGLE INSTRUCTION MANY DATA — «ОДНА КОМАНДА, БАГАТО ДАНИХ»), коли за допомогою однієї інструкції одночасно оброблюється кілька елементів даних. SSE, SSE2, 3DNow! — подальший розвиток цієї ідеї. Intel Pentium 3 підтримують SSE, a Pentium 4 і AMD Arhlon 64 ще й £2 (це відноситься і до відповідних Celeron). Процесори AMD Athlon {Duron) підтримують набори інструкцій 3DNow! Professional ММХ, в Athlon ХР було додано підтримку SSE (на рівні мікрокоду ядра).

Можлива така організація виконання деякої послідовності команд в процесорі, коли всі однойменні фази виконання цих команди послідовно, тобто спочатку проводиться вибірка всіх команд, далі їх декодування і т. д., як це показано на рис. 4.13. для послідовності із двох команд

Такий підхід не прискорює роботу процесора, але при конвеєрному опрацюванні команд може виявитися доцільним, оскільки в ярусах конвеєра (рис. 4.14) знаходяться результати виконання декількох фаз різних команд, що при наявності конфліктів дозволяє ефективніше їх вирішувати, аніж у звичайному конвеєрі команд. Процесор з конвеєром команд, в якому послідовно виконуються декілька фаз над різними командами, називається суперконвеєрним.

Як видно з приведеної на рис. 4.14 діаграми, при послідовному виконанні фаз двох команд в одному такті роботи конвеєра кожна з фаз повинна виконуватись двічі. Коли послідовно виконується к фаз команд, то в кожному такті кожна з фаз має виконуватися к раз. Це говорить про те, що внутрішня частота роботи ярусів конвеєра суперконвеєрного процесора є в к разів вищою їх зовнішньої частоти, з якою відбувається обмін інформацією між ярусами.

Потрібно відзначити, що для організації суперконвеєрного опрацювання команд необхідне деяке додаткове обладнання порівняно з конвеєрним. Це, зокрема, регістри для зберігання проміжних результатів послідовно виконуваних фаз різних команд.

Що ж таке суперконвеєрний процесор?

Прикладом команди умовного переходу є команда BNEZ R5, data. Виконуються наступні мікродії:

Cond (ition) = (A op 0).

Обидві мікродії є сумісними в часі. За допомогою першої мікродії вираховується цільова адреса умовного переходу. При цьому до вже визначеної адреси наступної команди (NPC), тобто такої, яка розташована безпосередньо за командою умовного переходу, додається константа зі службового регістра Imm, (саме він містить значення data). Друга мікродія визначає (істинним чи хибним) є значення умови Condition умовного переходу. Заради цього вміст службового регістра А, що є збіжним із вмістом регістра R5 (у команді-прикладі), порівнюється на основі операції (ор) з нулем. Згідно з семантикою команди BNEZ отримується, що Cond = true, коли вміст регістра R5 ненульовий, або Cond -false, якщо регістр R5 містить нуль. Фізично Cond є однобітним регістром у складі вузла Zero?

Звернемо увагу на те, що зараз сформовано лише значення двох необхідних елементів виконання умовного переходу, а саме: однобітний код умови Cond та цільова адреса переходу, яка тимчасово зберігається у службовому вихідному регістрі ALU, тобто в ALUoutput. Безпосереднє виконання умовного переходу, що полягає в природній (за чергою) чи неприродній (коли виконують стрибок до цільової адреси) зміні вмісту програмного лічильника PC, виконується на наступній фазі.

Фаза звернення до пам'яті та завершення умовного переходу

Звернення до пам'яті.

В рамках фази звернення до пам'яті MEM виконуються наступні мікродії:

LMD = DM [ALUoutput]; DM [ALUoutput] = B.

Звернення до пам'яті застосовується в командах завантаження (наприклад, LW R6, 112(R3)) та в командах збереження (наприклад, SW 112(R3),R6).

Перша мікродія виконується тільки у випадку команди Load (завантаження). Тут за допомогою попередньо розрахованої адреси пам'яті даних, яка тимчасово зберігається у службовому регістрі ALUoutput, здійснюється доступ до пам'яті, що і позначено записом DM [ALUoutput].

Фізично з пам'яті завжди зчитується 32 біти (або навіть цілі пакети з 32-х бітових структурних одиниць). Отриманий з пам'яті даних бінарний код тимчасово завантажується до ще одного службового регістра LMD (Load Memory Data). І тільки на наступній фазі WB, яка поки що не розглядалася, зчитаний код пересилається з регістра LMD до конкретної комірки (в нашому прикладі - це комірка з адресою R6) регістрового файла.

Друга мікродія реалізується лише при виконанні команди Store (збереження). Тут до комірки пам'яті даних за адресою, що зберігається в службовому регістрі ALUoutput = (R3) + 112, засилається вміст службового регістра В. При цьому (в наведеному прикладі) для команди SW має місце тотожність (B)=(R6).

Умовний перехід.

Виконується наступна мікродія:

if (condition) PC = ALUoutput else PC = NPC.

Здійснюється природна (cond=0) або неприродна (cond =1) заміна вмісту програмного лічильника PC з метою реалізації наступної за умовним переходом команди.

Фаза зворотного запису

На цій, вже останній фазі виконання команди, у разі потреби результат, що отримано на попередніх фазах, записується до деякої комірки RX регістрового файла. Наприклад, в R1, якщо поточною є команда ADD R1,R2,R3, або в R6 для команди LW R6,#112(R3). Тому вона і має назву зворотного запису (write/back - WB).

Потрібно звернути увагу, що на цій фазі змінюється програмний стан комп'ютера. Після її виконання поновлення попереднього стану є неможливим.

Команди виконання операції арифметико-логічного пристрою типу "регістр-регістр"

Виконується наступна мікродія:

Regs[IR16 20] = ALUoutput.

Мікродія зберігає результат операції ALU в регістрі призначення (наприклад, в регістрі R1 на прикладі команди ADD). Зрозуміло, що біти 16...20 відповідного формату команди містять бінарний номер регістра призначення.

Команди виконання операції арифметико-логічного пристрою типу "регістр-без-посередній операнд".

Виконується наступна мікродія:

Regs[IRn 15 ] = ALUoutput.

Ця мікродія також зберігає результат операції, наприклад, SUB R5, R4, #1002, в комірці R5 регістрового файла.

Команда завантаження.

Прикладом команди завантаження є команда LW R6,112(R3). Виконується наступна мікродія:

RegsflR м ]5 ] = LMD.

Наведена мікрокоманда надсилає до комірки R6 регістрового файла вміст комірки пам'яті даних за адресою 112 + (R3), яке на попередніх фазах вже було вибране з пам'яті і тимчасово зберігалося в службовому регістрі LMD. На цьому опис мікродій керування роботою комп'ютера DLX завершено. В табл. 4.1. наведено приклади алгоритмів виконання команд в комп'ютері DLX.

При розгляді системи команд комп'ютера ми ознайомилися з архітектурою комп'ютерів із простою системою команд КПСК (RISC). Виходячи з основних принципів реалізації цих комп'ютерів, можна виділити наступні вимоги, яких необхідно притримуватися при побудові їх процесора:

· Довільна комп'ютерна команда, незалежно від її типу, має виконуватися за один такт (чи однотактовий цикл).

· Пристрій керування та арифметико-логічний пристрій процесора мають орієнтуватися на виконання мінімальної кількості спрощених команд, що статистично переважають у програмах, причому в системі команд відносно небагато операцій та режимів адресації операндів (способів адресації).

· Команди обробки даних мають реалізуватися лише у формі "регістр-регістр". Обміни з основною пам'яттю виконуються лише за допомогою команд завантаження/запису (архітектура load/store).

· Дешифрування команд із спрощеними форматами має виконуватися лише апаратно, аби збільшити швидкодію.

· Необхідно забезпечити високий рівень конвеєризації виконання команд.

· Регістрова пам'ять має включати велику кількість програмно-доступних регістрів.

При цьому необхідно проводити оптимізацію структури процесора, що проектується, з метою забезпечення найшвидшого виконання обраних команд та передбачити можливість рвання до отриманого списку інших команд, якщо вони не ускладнюють процесора.

Почнемо розгляд процесора з аналізу його структури та організації роботи. Однією з найпростіших структур процесора є одношинна структура. Одношинну структуру процесора і його зв'язки з іншими пристроями комп'ютера показано на рис. 4.1. Як бачимо, до складу процесора входять пристрій керування, арифметико-логічний пристрій АЛП з вхідним РгУ та вихідним PrZ регістрами, і регістрова пам'ять, до складу якої входять регістр команд РгК, регістр даних РгД, регістр адреси РгА, програмний лічильник ПЛ, та регістровий файл - стек програмно доступних регістрів Рг0, Рг1... Рг(n-1). Обмін інформацією між названими пристроями здійснюється через спільну внутрішню шину процесора. Зв'язок процесора з основною пам'яттю проводиться через регістри адрес РгА та даних РгД.

РгА зберігає адресу даного або команди при зверненні до основної пам'яті. РгК зберігає команду після її зчитування з основної пам'яті. РгД зберігає операнд при його запису або зчитуванні з основної пам'яті. ПЛ - програмний лічильник, який підраховує команди та зберігає адресу поточної команди.

Регістри загального призначення Рг0-Рг(n-1) регістрового файла є програмно доступними. Вони можуть використовуватися програмістом в якості адресних регістрів, індексних регістрів при виконанні операцій модифікації адрес або в якості регістрів для зберігання проміжних результатів обчислень. Більшість комп'ютерів мають в складі процесора тригери для зберігання бітів стану процесора, або як їх ще називають, прапорців. Кожен прапорець має спеціальне призначення. Частина прапорців вказує на результат арифметичних і логічних операцій: додатній результат (Р), від'ємний результат (N), нульовий результат (Z), перенос (С), арифметичне переповнення (V) тощо.

Різні команди вказують процесору, коли встановити чи очистити ці тригери. Інша частина прапорців вказує режими захисту пам'яті. Існують також прапорці, які вказують пріоритети виконуваних програм. В деяких процесорах додаткові тригери служать для зберігання кодів умов, формуючи регістр кодів умов. Взяті разом описані прапорці формують слово стану програми (ССП), а відповідні тригери - регістр ССП.

Щоб підвищити продуктивність конвеєрного процесора потрібно далі спрощувати операції його ярусів та поглиблювати глибину конвеєра. Це і робиться в сучасних процесорах, в яких глибина конвеєра досягає двадцяти і більше ярусів. Наприклад, процесор комп'ютера UltraSPARC III має 10 ярусів конвеєра, а процесор комп'ютера Pentium IV - 20 ярусів конвеєра. Однак процес спрощення операцій ярусів конвеєра має межу, коли операції не піддаються поділу. Наприклад, фаза вибірки команди з пам'яті не може бути поділеною на простіші фази. Тоді для підвищення продуктивності процесора необхідно використовувати паралельне включення декількох конвеєрів команд. Такі процесори з декількома конвеєрами команд дозволяють одночасно виконувати кілька скалярних команд, а тому дістали назву суперскалярних.

Першу суперскалярну архітектуру розробив Джон Коук (John Cocke, IBM, 1987 рік), що отримала назву America. Він і запропонував термін "суперскаляр". Вже потім модифікований варіант архітектури America під назвою POWER-1 (Performance Optimization With Enhanced RISC) впровадили до серійних систем RISC System/6000 фірми IBM.

Нарешті, підмножину архітектури POWER-1 реалізовано в процесорах Power PC, які є основою комп'ютерів Apple Macintosh. Іншими прикладами суперскалярних процесорів є процесори систем UltraSparc фірми Sun та Alpha фірми DEC.

Структура суперскалярного процесора та його зв'язки з кеш пам'яттю даних і команд, показані на рис. 4.15.

Тут одночасно вибирається та декодується декілька команд, а блок виконання команд включає кілька функціональних блоків. Для забезпечення одночасного читання та запису кількох операндів кеш пам'ять будується за модульним принципом.

Зрозуміло, що підвищення продуктивності такого процесора досягається шляхом його конвеєризації. Діаграма виконання команд в суперскалярному процесорі, який має два конвеєри команд, показана на рис. 4.16а.

Можливе суміщення суперскалярного та суперконвеєрного опрацювання команд,, як це показано на рис. 4.16 b.

Вище були розглянуті скалярні та суперскалярні процесори, в яких операції виконуються над скалярними даними. Однак існує значна кількість завдань, коли опрацюванню за одними процедурами підлягають великі масиви (вектори) даних. У цьому випадку виглядає доцільним розгляд можливості модифікації комп'ютера під виконання цього класу завдань. До цих пір така модифікація здійснювалась в потужних комп'ютерах, але на даний час вона почала поширюватись на всі типи комп'ютерів. Відповідно комп'ютери, орієнтовані на опрацювання векторів даних, дістали назву векторних.

Різницю між виконанням скалярної та векторної операції наглядно відображає рис. 4.17, з якого видно, що скалярна операція передбачає виконання додавання над двома даними, тоді як векторна - над двома векторами даних.

Аби зрозуміти стиль програмування векторних комп'ютерів, наведемо приклад програми із скалярними і векторними кодами. Запишемо програму обчислення виразу У= а * X + У, де У, X - вектори, а а - скаляр. Нехай вектори мають довжину по 64 елементи. Векторна програма має вигляд:

Відповідна скалярна програма має вигляд:

У скалярній програмі курсивом позначено залежності, яких немає у векторному варіанті програми. Обидва варіанти програми можна порівняти за наступними кількісними характеристиками:

1. За кількістю операцій: 578(2+964) проти 321(1+564); кількість операцій у векторній програмі зменшено в 1,8 разу.

1. За кількістю команд: 578(2+9*64) проти 6-ти команд у векторній програмі; перевага в 96 разів.

В таблиці 4.3 наведені характеристики кількох промислових векторних комп'ютерів, з якої видно доцільність їх створення з огляду на досягнуту продуктивність.

Таким чином, процесори векторних комп'ютерів виконують команди над векторами даних. Структура цих процесорів за складом та зв'язками повторює вже розглянуті вище структури процесорів, тобто це можуть бути процесори векторних комп'ютерів із складною та простою системою команд, конвеєрні та суперконвеєрні, а також процесори супервекторних комп'ютерів, коли в процесорі є декілька конвеєрів команд. Основна їх відмінність - забезпечення одночасного виконання однієї команди над вектором даних. Це, зокрема, дозволяє будувати їх блоки виконання команд за конвеєрним принципом і при цьому позбутися конфліктів, які суттєво гальмують роботу конвеєра чи ускладнюють його структуру

Для вияснення базових принципів побудови процесорів векторних комп'ютерів розглянемо структуру та систему команд процесора векторного варіанта комп'ютера DLX а саме комп'ютера DLWV. До складу процесора, структура якого приведена на рис. 4.18, входять пристрій векторного читання запису, регістрові файли з векторними та скалярними регістрами, а також операційний пристрій з набором конвеєрних операційних пристроїв додавання, множення та ділення з рухомою комою та виконання арифметичних і логічних операцій над цілими числами.

Цей комп'ютер має векторні команди, які наведено в табл. 4.4.

Приведений процесор є процесором комп'ютера з простою системою команд. До цього типу належать усі векторні суперкомп'ютери: Cray, Convex, Fujitsu, Hitachi, NEC.

Хоча потрібно зауважити, що існують і векторні комп'ютери з архітектурою «пам'ять-пам'ять», коли всі векторні операції є операціями типу пам'ять-пам'ять наприклад, CDC-6600.

Арифметико-логічний пристрій (АЛП) призначений для виконання арифметичних, логічних та інших операцій обробки даних над операндами, які представляють собою двійкові числа з фіксованою та рухомою комою, двійково-десяткові числа, команди, адреси, логічні коди, алфавітно-цифрові коди. АЛП є одним з основних вузлів процесора. Інтерфейс АЛП, тобто його зв'язки з іншими вузлами процесора, показано на рис. 7.1.

Вхідні дані поступають в АЛП з регістрового файлу процесора або з основної пам'яті (залежно від типу архітектури комп'ютера), до яких записуються і вихідні дані. Код операції поступає з поля коду операції виконуваної команди, яка зберігається в регістрі команди РгК, а сигнали станів АЛП повідомляють пристрій керування про стан ходу виконання операцій та фіксуються в регістрі слова стану програми регістрової пам'яті процесора.

Арифметико-логічний пристрій процесора - це комбінаційна схема (КС) без внутрішньої пам'яті, яка здатна виконувати набір елементарних операцій та деяку множину складних операцій, які ініціюються командами обробки даних з системи команд комп'ютера. В потужних комп'ютерах, а останнім часом і в багатьох однокристальних комп'ютерах, використовуються багатоблокові АЛП з внутрішньою регістровою пам'яттю на основі табличних, однотактових, багатотактових та конвеєрних операційних пристроїв. Тип виконуваної операції вказується кодом на вході керування АЛП. Типово в АЛП виконуються такі операції: зсув - зміщення кодів, які зберігаються в регістрах, вліво або вправо на задане число розрядів; додавання до слова 1 або -1 - операція рахунку; дешифрування - перетворення двійкового коду в однорядний код; шифрування - перетворення однорядного коду в двійковий; порівняння - визначення відношення старшинства двох слів або їх рівності; порозрядне доповнення - формування оберненого коду; порозрядні логічні множення і додавання двох слів; порозрядне додавання двох слів за модулем; сума двох чисел. В багатьох комп'ютерах цей перелік розширений більш складними операціями, наприклад арифметичними, відношення, обробки рядків символів, обчислення елементарних функцій і т. д.

Залежно від способу обробки операндів АЛП діляться на послідовні, послідовно-паралельні та паралельні. В першому випадку обробка операндів в АЛП здійснюється послідовно в часі над кожним розрядом, тоді як в останньому операції здійснюються паралельно в часі над всіма розрядами операндів.

За способом представлення чисел розділяють АЛП з фіксованою та з рухомою комою, причому перші можуть бути орієнтовані на обробку цілих або дробових чисел.

Залежно від способу виконання операцій АЛП діляться на однотактові, коли задана операція виконується за один такт, та багатотактові, коли для виконання операції потрібно виконати деяку кількість тактів.

АЛП можуть бути конвеєрними або скалярними. Використання конвеєрного принципу обробки даних дозволяє суттєво підвищити продуктивність АЛП та комп'ютера в цілому.

За характером використання елементів АЛП діляться на одно- та багатоблокові. В одноблокових (багатофункціональних) АЛП всі операції над всіма типами операндів виконуються тими ж вузлами, які комутуються відповідним чином залежно від потрібного режиму роботи. В багатоблокових АЛП окремі групи операцій над кожним типом операндів виконуються окремими блоками. Це дозволяє підвищити продуктивність АЛП за рахунок паралельного виконання операцій.

Складні операції в АЛП реалізуються як послідовність елементарних, тому АЛП будується на основі комбінаційних схем КС, які виконують елементарні операції. До типових елементарних операцій належать:

• зсув - зміщення кодів, які зберігаються в регістрі, вліво або вправо на задане число розрядів;

• додавання до слова 1 або -1 - операція рахунку;

• дешифрування перетворення слів в сигнали (однорядний код);

• шифрування перетворення однорядного коду в двійковий;

• порівняння визначення відношення старшинства двох слів або їх рівності » порозрядне доповнення формування оберненого коду;

• порозрядне логічне множення і додавання двох слів

• порозрядне додавання двох слів по модулю;

• сума двох чисел

Елементарні операції є основою для виконання більш складних операцій процесора. Алгоритми виконання цих операцій представляються як послідовність елементарних, які називаються мікрокомандами, а набір мікрокоманд мікропрограмами Більше того, в більшості сучасних комп'ютерів елементарні операції входять до складу їх системи команд, не дивлячись на наявність в складі системи команд складних операцій, які вимагають виконання великої кількості елементарних, наприклад операцій компресії даних, шифрування даних і т. д. Це пояснюється двома причинами: наявність в складі системи команд комп'ютера команд виконання елементарних операцій забезпечує його універсальність, і, крім того, ці операції виконуються гранично швидко, що дозволяє досягти високих тактових частот роботи процесора

На основі комбінаційних схем для виконання вищеназваних елементарних операцій синтезуються вузли АЛП для виконання складних операцій, що буде показано далі

Арифметико логічний пристрій для виконання елементарних операцій наявний в кожному універсальному комп'ютері Розглянемо побудову стандартного 4-розрядного АЛП, функціональне позначення та входи виходи якого показано на рис. 7.5. Інтерфейс АЛП включає дві вхідних (А і В) та одну вихідну 4-розрядні шини даних. Дані з вхідних шин обробляються в АЛП відповідно до значення двійкового коду на входах керування М та S0-S3. Результат обробки поступає на вихідну шину F.

Мабуть в зошиті є важлива інформація! Але що це? Потрібен пароль? В зошит? Ось халепа..

Запитання таке:

Що це?

Так ось, тут знаходиться частина ключа! Дуже добре, але ще одне запитання потрібно відгадати.

Що це?

Так, пароль тут, але запитання також є.


А що це?

Тут потрібен пароль! Який він?